1 /*! 2 * Universal Serial Communication Interface 3 */ 4 metaonly module USCI_A1_UART_2xx inherits IUSCI_A0_UART { 5 6 instance: 7 /*! Determine if each Register needs to be forced set or not */ 8 readonly config ForceSetDefaultRegister_t forceSetDefaultRegister[] = 9 [ 10 { register : "UCA1CTL0" , regForceSet : false }, 11 { register : "UCA1CTL1" , regForceSet : false }, 12 { register : "UCA1BR0" , regForceSet : false }, 13 { register : "UCA1BR1" , regForceSet : false }, 14 { register : "UCA1MCTL" , regForceSet : false }, 15 { register : "UCA1STAT" , regForceSet : false }, 16 { register : "UCA1RXBUF" , regForceSet : false }, 17 { register : "UCA1TXBUF" , regForceSet : false }, 18 { register : "UCA1ABCTL" , regForceSet : false }, 19 { register : "UCA1IRTCTL" , regForceSet : false }, 20 { register : "UCA1IRRCTL" , regForceSet : false } 21 ]; 22 }